注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

dp: 生活的脚步,进步的点滴...

Cam、DSP、FPGA、PM、Life、More ...

 
 
 

日志

 
 

C6455处理板性能  

2011-12-15 09:42:16|  分类: 默认分类 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
 板卡从方案设计到调试完成花了不到一个月的时间。个人感觉此板通用性很好,接口丰富,处理和存储能力都很强。如果客户需要增加其他接口,基础架构可以不动,只需要修改接口部分,省时、省力而且可以降低成本。

板卡原理框图如下图所示,包括1TMS320C64551XC5VSX95T FPGA处理器,其中DSP外接一个千兆以太网口、512MB DDR2-500 SDRAM128MB Flash1XC2C128-6TQ144 CPLD,FPGA外接串行ECL接口单元、并行LVDS发送单元、并行LVDS接收单元、1x 光纤接口单元、1XCF32P配置PROM和两组32bits DDR2-400 SDRAM,每组SDRAM的缓存容量为512MB。在CPCI接口方面,C6455J1上定义32bit/66MHzCPCI总线,在J3上定义了14x SRIO接口;FPGAJ4J5上各定义了40bit差分自定义传输总线。C6455FPGA之间通过64bit位宽的EMIFA总线通信。板卡对外接口包括PCI总线、SRIOJ4/J5自定义总线、千兆以太网口、1个光纤接口、一个串行ECL接口、1个并行LVDS发送接口和1个并行LVDS接收接口。

高性能接口处理板卡


 

1DSPEED-IntfB板原理框图

1.1      处理能力

本板卡的处理器包括1C64551XC5VSX95TC6455包含一个C64x+内核,峰值处理能力为8GMACsXC5VSX95T640个处理速度可达550MHzDSP48E Slices,每个乘法器位宽为25高性能接口处理板卡 18bit,因此其峰值处理能力为3520GMACs

3 板卡理论峰值处理能力

处理器名称

数量

峰值处理能力(GMACs)

C6455

1

8@1GHz(16高性能接口处理板卡 16bit)

XC5VSX95T

1

3520@550MHz(25高性能接口处理板卡 18bit)

1.2      传输能力

高性能接口处理板卡


2 板卡数据传输示意图

板卡内外数据传输接口如 图2 所示,其中外部接口有PCISRIOJ4&J5、千兆以太网、光纤、串行ECL、并行LVDS接收和并行LVDS发送,内部接口为EMIFA总线,板内处理期间的理论带宽如4所示。

 

4 板内处理器间的理论传输带宽

处理器对

接口名称

理论带宽

C6455FPGA

EMIFA

1GB/s@125MHz

C6455支持32bit33/66MHzPCI总线接口,并与J1直接相连,峰值速率为264MB/sJ3上定义了14xSRIO,理论峰值数据率可达10GbpsJ4/J5上共有80对差分线,若采用源同步传输方式,按10bit作为1LINK,一个LINK中包括1bit时钟,1bit帧信号,8bit数据线,时钟频率400MHz DDR,则传输带宽为6.4GB/s。千兆以太网的理论峰值速率为125MB/s,但其传输效率较低,实际一般为60MB/s。由于XC5VSX95T-1RocketIO最高速率为3.2Gbps,若取3.125Gbps,则1个光纤接口的传输速率为312.5MB/s。串行ECL单元收发都为3根线,其中1根传输时钟信号,另外2根传输数据,若时钟频率为200MHz,则收发的峰值数据率均为50MB/s。由于前面板空间有限,收发不能同时使用,但可根据不同的应用需求采用电阻跳线进行切换。并行LVDS接收和并行LVDS发送接口都为24对差分线,若时钟和帧信号各占1对差分线,并从剩余的22对差分线中选择16对用于数据传输,以时钟频率为100MHz计算,则并行收发的峰值数据率均可达到200MB/s

5 板间理论峰值传输带宽

接口名称

数量

传输带宽

千兆以太网口

1

125MB/s(实际约60MB/s)

光纤接口

11x

312.5MB/s@3.125Gbps

PCI总线

1

32bits@66MHz

SRIO

14x

312.5MB/s@3.125Gbps

串行ECL

1

50MB/s

并行LVDS接收

24对差分线

200MB/s@SDR-100MHz

并行LVDS发送

24对差分线

200MB/s@SDR-100MHz

1.3      存储能力

C6455带有32bitDDR2-533存储器控制接口,可外挂512MBDDR2 SDRAMFPGA外挂232bit 512MBDDR2 SDRAM,可实现乒乓存储,设计速率为DDR-200MHz。因此,整板的总存储容量为1536MB

 

6 板卡存储能力

处理器

存储器类型

存储带宽

存储容量(MB

C6455

DDR2 SDRAM

32bit@250MHz-DDR

512

FPGA

DDR2 SDRAM

乒乓32bit@200MHz-DDR

1024

合计

N/A

N/A

1536

 


  评论这张
 
阅读(1213)| 评论(0)
推荐

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2016